花旗發表報告，指華為於5月25日在IEEE舉行的ISCAS大會上發表了「韜定律」(τ)，這是一種全新的晶片設計理念，重點在於以時間(降低延遲)而非幾何尺寸(縮小電晶體)來進行晶片微縮。以LogicFolding為例，華為利用超微細混合鍵合(間距1.5微米)將邏輯、類比和記憶體電路的主動層垂直堆疊，並宣稱在麒麟2026晶片上實現了電晶體密度提升55%，達到每平方毫米2.38億個電晶體。花旗認為，儘管幾何尺寸限制依然存在，但這是對中國在先進節點上所受限制作出的可信設計應對，也標誌著向晶片/電路/系統設計創新的轉變。花旗預期先進封裝設備與服務的供應商將成為主要受益者。
花旗認為華為的「韜定律」是應對中國在先進節點受限的可信設計方案。華為正透過電晶體、電路、晶片及系統層級的創新來推動晶片效能。不過，由於缺乏極紫外光微影技術，幾何尺寸微縮仍受限。3D設計下的每平方毫米2.38億個電晶體密度，並不等同於平面設計中的密度。此外，3D設計也可能帶來散熱限制與EDA工具限制等新挑戰。
相關內容《大行》花旗列出最新H股買入首選股名單(表)
該行認為「韜定律」預示著向晶片/電路/系統設計創新的轉變，一旦證明有效，可能會更加普及。預期主要受益者包括(1)先進封裝設備-尤其是混合鍵合機供應商；(2)封測廠(OSAT)-因封裝複雜度提升；(3)晶圓代工廠-因應先進晶片設計；(4)EDA工具-以支援3D設計。在花旗覆蓋的公司中，基於ASMPT(00522.HK) -0.800 (-0.391%) 沽空 $1.02億; 比率 7.667% 持續擴展的先進封裝解決方案，對其看法較為正面。(da/j)(港股報價延遲最少十五分鐘。沽空資料截至 2026-05-27 16:25。)
AASTOCKS新聞